无线通信领域中的模拟技术发展趋势（蜂窝基站）

每个人都希望在各方面能获得更多实惠：体积更小、功能更多、用电更少、封装更好、成本更低，等等。特性越丰富，自然就越好，为了满足这一要求，今天的离散解决方案就是明天的集成解决方案。这就意味着更小、更省电、成本更低、可靠性更高这些因素将推动市场的发展。集成与创新是制造商获得市场成功所必须实现的关键目标。

目前，移动计算与通信设备很普通。数字电子技术的发展正是支持上述发展的驱动力，不过模拟电子技术发展也同样重要，二者缺一不可。

数字 "以 2 为基数"，也就是说信号不是一种状态就是另一种状态，不是"开"就是"关"，不是"真"就是"假"，不是"1"就是"0"，以此类推。

模拟信号在各种状态中连续工作。模拟信号是世间万物工作的方式，也是人类感官感知世界的方式。因此，要处理"现实"世界的光与声等信号，就需要模拟信号处理。

在蜂窝基站中，数字电子技术执行许多复杂的功能，通常在软件与固件控制下工作。而收发信号则需要模拟电子技术。数据转换器用于将信号从一个领域转换到另一个领域，即从数字转换为模拟并从模拟转换回数字。图 1 显示了发送 (Tx) 与接收 (Rx) 架构以及目前常用的相关半导体工艺。

图 1--基站收发架构样例

发送侧架构的基本功能是通过在 DSP（数字信号处理器）或 ASIC（专用集成电路）中运行"程序"生成数字域信号，随后信号由被称作 DUC（数字上变频器）的专用数字电子设备进一步处理，再通过 DAC（数模转换器）转换为模拟信号，进行混合、过滤与放大，并通过天线发送。

接收侧的过程刚好相反。天线接收的模拟信号通过模拟电子设备放大、混合并过滤，再通过 ADC（模数转换器）转换为数字。一旦成为数字格式，则信号首先由被称为 DDC（数字下变频器）的专用电子设备处理，然后再由 ASIC 或 DSP 处理。许多蜂窝基站制造商都力图增强系统性能并降低尺寸与成本。有两种方法实现上述目标，一是功率放大器（PA）的线性化，二是电子设备的集成，近期就将朝这两个方向发展。

手机（手持终端）已成功地集成了收发功能。这也是基站设计的目标，不过基站所需的性能水平要高得多，因此现在要实现目标还很困难。

PA 线性化

为了满足频带外传输规范要求，PA（功率放大器）在较高的 A 类上工作，效率低于 10%。这需要大型器件以及大量电能。为了优化 PA 的尺寸与效率，我们正在开发线性化技术。最简单的 PA 线性化方法之一就是降低波峰因数。降低波峰因数压缩了信号"峰值"并降低线性操作所需的平均功率。它也向信号添加"噪声"，这样所有可用的波峰因数降低约为 3dB，并仍可满足 BER（位误差率）的 EVM（误差向量值）规范。不过，3dB 还是 3dB。

此外，PA 线性化技术更大的突破是可使信号预失真。预失真是 PA 线性化的"法宝"，有望使 PA 效率优于 25%。不过这也非常复杂，并要求了解 PA 失真特性--而该特性的变化方式非常复杂。该方法的基本思路是使 PA 预失真，这样当传输信号经过PA 时就不会失真，并满足传输屏蔽 (mask) 的要求。挑战在于 PA 的失真（即非线性）特性会随时间、温度以及偏压 (biasing) 的变化而变化，因器件的不同而不同。因此，尽管能为一个器件确定特性并设计正确的预失真算法，但要对每个器件都进行上述工作在经济上则是不可行的。为了解决上述偏差，我们须使用反馈机制，对输出信号进行采样，并用以校正预失真算法。

集成：常见功能与常见技术

蜂窝基站的另一发展趋势符合人们对电子技术的期待，也就是集成更多功能。集成的目的在于让功能模块变得更小，降低功耗，减少成本并提高可靠性。

集成通常采取的第一步就是将多个部件放在一个封装中。因此，我们的分集接收机采用一个双功能部件，而不是采用两个 ADC。另一种方法就是集成使用相同工艺技术的功能。因此，放大器与混频器可以集成在一起。

架构发展是减少组件数量并提高性能的另一种方法。其实例之一就是使用正交调制器与解调器。

显示了包括 PA 线性化集成度更高的发送器。在该例中，波峰因数降低技术(CFR) 与数字预失真 (DPD) 都借助 DSP 或微处理器 (μC) 控制集成到单芯片中。为了实现分集，我们使用两条发送路径，并在一个部件中集成了多个 DUC。可以看出，正交调制需要两个双 DAC，而放大器也组合到调制器中。发送信号的采样在 PA 进行，并像上面介绍的那样反馈用于线性化目的。这基本上是一个接收路径，带有集成放大器与混频级，一个封装中有两个 ADC。

图 2--带有 PA 线性化的集成发送器

图 3 给出了带有分集接收机集成度更高的接收机。每个信道都集成了 LNA（低噪声放大器），带有正交解调器、滤波功能、可变增益以及双 ADC。通过使用正交解调，可用更简单的 Nyquist 滤波器及抽选滤波器替代了 DDC 功能。

图 3--集成的接收机

集成：数字与模拟

真正的挑战来自在单芯片上混合数字与模拟功能。高频数字逻辑会产生"噪声"，"噪声"通过电源、其他共用连接以及辐射状的 (radiated) 路径传导。噪声在模拟电路中至关重要，因为它决定着信噪比(SNR)，而信噪比则是模拟系统中动态范围的关键品质因素。高性能数字意味着逻辑速度快，高性能模拟意味着动态范围高，将两者放置在同一 PCB（印制电路板）上需要很高的工程设计技巧，在芯片级上进行集成会更困难。

尽管先进的模拟电压最近成功地从 12V 下降到 5V 与 3.3V，不过他们很难再降低，达到数字内核电压目前的水平。这是由于噪声在工作电压下降时不下降，因此模拟工作电压必须保持在足够的高度才能提供良好的 SNR。较低的电压不足以提供高动态范围模拟信号所需的性能空间。

最先进的数字工艺不包括高性能模拟组件。此外，最先进的数字工艺与最先进的模拟工艺之间在工艺特性尺寸上有很大差距。例如，德州仪器 (TI) 刚投产的最新型 DSP 采用了 C027 90nm 制造工艺，而 TI 最新高性能模拟工艺 HPA07 与 BiCom-III 则基于 350nm 的 CMOS 工艺。

模拟工艺的起点是稳定的数字工艺。不管数字工艺晶体管提供什么线性功能，都作为片上模拟功能。即使如此，在工艺早期阶段，我们的重点仍是数字；而模拟功能只限于那些不需要额外工艺步骤或修改的项目。一旦工艺成熟并成功制造最新系列的高速逻辑产品，则数字工艺开发人员接下来就会开始下一工艺节点的工作，模拟组件设计人员就会努力采用该工艺推出更高的模拟功能。开发与改进模拟组件需要时间。高性能模拟工艺推出的时间通常比基本数字工艺的投产要晚几年。

TI 的 HPA07 与 BiCom-III 先进模拟工艺建立在 350nm CMOS 工艺基础上，该工艺最初开发用于数字组件。因此，二者都有着广泛的数字库。基本 CMOS 工艺的电源要求与速度使其目前不适用于领先的 DSP 与 ASIC。同时，工艺的成熟也使模拟组件设计人员能够推出高度专业化的工艺，可满足各种不同终端设备应用的不同产品需要。

HPA07

HPA07 精确模拟 CMOS 工艺为通信以及其他系统的低噪声而设计，在上述应用中，模拟与高速数据功能必须共存，并须尽可能减小信号干扰。该工艺有助于模拟集成，实现了良好的逻辑门密度、较好的模拟组件性能，并提供埋层隔离使模拟信号免受高频数字电路的干扰。

HPA07 集成了 5V 与 3.3V 数字逻辑器件以及存储器，并添加了专门用于模拟功能的晶体管与无源组件。该工艺经过精心设计，符合噪声、晶体管线性以及组件匹配与稳定性方面的高性能标准。它极其适用于运算放大器、ADC、DAC、电压参考与稳压器以及仪表放大器。HPA07 还可实现多达 40 个组件的灵活设计，同时还以相当少的屏蔽使成本保持在可控范围之内。

HPA07 CMOS 晶体管噪声与失真都很低，它们采用掩埋信道 PMOS 技术制造，为此类器件实现了极高的增益带宽/噪声比。带有很低温度系数的激光微调硅铬 (SiCr)薄膜电阻器可在整个工作温度范围内实现稳定性。晶圆的单独处理可实现 16 位初始 (initial) 电阻器匹配，比业界典型情况多出四位。它还具有漏极扩展 (drain-extended) CMOS 晶体管，可为高振幅信号应用处理高达 30V 的电压。

此外，HPA07 提供了电压系数提高 4 倍的金属-绝缘体-金属 (MIM) 电容器，并提供了高精度 TiN 聚合物 (TiN-Poly) 电容器、较厚的铜金属路由层与存储器。这些特性使模拟工艺能够推出高精度集成产品。

OPA300 与 OPA301 只是该工艺生产的众多产品中的最初产品而已。它们具有 150MHz 的单位增益带宽、3nV/√Hz 的低电压噪声以及 30ns 内 0.1% 的建立时间。OPA300 采用工作电压为 2.7V (±1.35V) 至 5.5V (±2.75V) 的单电源供电，并具有关机功能，可将电源电流降低至 5μA，这对便携式低功耗应用非常有用。它们为驱动高速 SAR ADC 提供了低功耗单电源解决方案，同时还不影响性能。

BiCom-III

BiCom-III 是一种硅锗 (SiGe) 工艺，为超高精度模拟集成电路而开发。它是一种电介质绝缘的硅 (Si) 基工艺，并在基区加锗 (Ge)。基区加锗大大提高了载流子迁移率，实现了极快的瞬态时间。该工艺实现了真正互补的双极 NPN 与 PNP 晶体管，传输频率 (fT) 为 18GHz，最大频率 (fmax) 为 40-60GHz。互补晶体管可实现 AB 类放大器级，这对设计高速、高性能模拟电路至关重要。该工艺实现的速度是较早工艺的三倍。

高速模拟设计技术的其他优势在于：金属-绝缘体-金属 (MIM) 电容器电压系数很低、电阻