台积电：2nm芯片研发重大突破，1nm也没问题！

一、台积电：第一家官宣2nm工艺，研发进度超前

据台湾经济日报报道，台积电2nm工艺取得重大突破，研发进度超前，业界看好其2023年下半年风险试产良率就可以达到90%。

据台媒透露，有别于3nm与5nm采用鳍式场效晶体管（FinFET）架构，台积电2nm改采全新的多桥通道场效晶体管（MBCFET）架构，研发进度超前。

据悉，台积电去年成立了2nm专案研发团队，寻找可行路径进行开发。

考量成本、设备相容、技术成熟及效能表现等多项条件，2nm采以环绕闸极（GAA）制程为基础的MBCFET架构，解决FinFET因制程微缩产生电流控制漏电的物理极限问题。

极紫外光（EUV）微显影技术的提升，使台积电研发多年的纳米片（Nano Sheet）堆叠关键技术更为成熟，良率提升进度较预期顺利。

台积电此前透露2nm研发生产将在新竹宝山，规划P1到P4四个超大型晶圆厂，占地90多公顷。

台积电5nm已经量产，3nm预计2022年量产，2nm研发现已经取得重大突破！

二、FinFET的替代者出现，GAA技术给摩尔定律续命

摩尔定律表明：每隔18~24 个月，集成电路上可容纳的元器件数目便会增加一倍，芯片的性能也会随之翻一番。

然而，在摩尔定律放缓甚至失效的今天，全球几大半导体公司依旧在拼命「厮杀」，希望率先拿下制造工艺布局的制高点。

从2012年起，FinFet已经开始向20mm节点和14nm节点推进。

并且，依托FinEFT技术，芯片工艺节点制程已经发展到7nm，5nm甚至是3nm，也遇到了瓶颈。

而全环绕栅(GAA)是FinFET技术的演进，沟道由纳米线（nanowire）构成，其四面都被栅极围绕，从而再度增强栅极对沟道的控制能力，有效减少漏电。

与现在的7nm工艺相比，3nm工艺的具体指标表现为：可将核心面积减少45%，功耗降低50%，性能提升35%。

台积电2nm采用的GAA（Gate-all-around，环绕闸极）或称为GAAFET，它和FinFETs有相同的理念，不同之处在于GAA的栅极对沟道的四面包裹，源极和漏极不再和基底接触。

根据设计的不同，GAA也有不同的形态，目前比较主流的四个技术是纳米线、板片状结构多路桥接鳍片、六角形截面纳米线、纳米环。

三星对外介绍的GAA技术是Multi-Bridge Channel FET（MBCFET），即板片状结构多路桥接鳍片。

台积电同样采用MBCFET架构。台积电总裁魏哲家日前于玉山科技协会晚宴专讲时透露，台积电制程每前进一个世代，客户的产品速度效能提升30%- 40%，功耗可以降低20%-30%。

GAA可以带来性能和功耗的降低，但成本也非常高。市场研究机构International Business Strategies (IBS)给出的数据显示，28nm之后芯片的成本迅速上升。28nm工艺的成本为0.629亿美元，5nm将暴增至4.76 亿美元。三星称其3nm GAA 的成本可能会超过5亿美元

三、台积电：1nm芯片，没问题！

在近日的“2020世界半导体大会”上，台积电南京公司总经理罗镇球表示，芯片制程工艺持续推进，摩尔定律仍将适用---3nm、2nm、1nm都没有什么太大问题。

罗镇球透露，2021年可以在市面上看到3nm的产品，台积电计划在2022年实现3nm产品的大规模量产。

据罗镇球透露，目前，台积电7nm工艺有超过140个产品在生产，同时，台积电还持续投入7nm+和6nm工艺。

公开资料显示，台积电南京公司成立于2016年，是台积电的全资子公司，下设有一座十二英寸晶圆厂和一个设计服务中心。该公司去年营收40亿元，同比增长170%。

台积电5nm、4nm、3nm、2nm芯片最新情况如下：

① 目前，台积电5nm芯片已经进入量产阶段良率推进远远好于3年前的7nm；
② 预计4nm芯片在2021年开始正式批量生产；
③ 台积电3nm芯片，性能可以再提升10-15%，功耗可以再降低25-30%。预计可以看到3nm芯片产品将在2022年进入大批量生产；
④ 此外，在日前召开的“台积电技术论坛”上，台积电透露了2nm芯片的最新布局---已经在新竹购买了土地用于建设2nm工厂和新的研发中心，投入8000多名工程师进一步推动2nm节点研发。