采用多层电路结构来优化射频性能的设计概念

2023-12-21 来源:微波射频网 作者:罗杰斯公司 字号:

电子设计小型化是多层印刷电路板得到广泛使用的驱动力。多层电路更多占用的是垂直空间而非水平空间,因此可以在紧凑的空间内实现设计堆叠。电路的层数是指电路中导体层的数量,通常由介质层隔开。由于介质材料的选择范围极广,且材料特性和厚度多样,因此电路开发人员通过采用多层电路的设计方法,可以在极小的空间内实现性能目标。某些独特的射频设计概念可以确保多层电路原型的实测性能水平达到或超过投产后的性能水平。

射频/微波电路的多层印刷电路板通常在外层采用多种不同的高频电路技术,如微带线、带状线和接地共面波导电路等。这些电路技术均可设计为缺陷地结构来对射频性能做一些优化和改善。缺陷地结构最初是为微带谐振器开发,是在电路板接地平面上有目的性的产生铜挖空区域而呈现蚀刻图形。在应用得当的情况下,缺陷地结构有助于改善电流流向,能有效减少波长,且可以实现信号隔离。

由于缺陷地结构易受电磁辐射影响,因此采用缺陷地结构的电路设计和制造始终受到担忧。一直以来,电路内的缺陷地结构模型和电磁仿真软件工具均有限。但是,随着计算机和电路模拟器的发展,缺陷地结构模型也得到了改进,即使采用自定义缺陷地结构的电路,也可在合理的计算机处理时间内准确模拟大多数电路的行为。

抑制辐射

当电路较为简单时,多层电路中的缺陷地结构可能无需担心会产生非必要的电磁辐射。例如,在一些多层结构中,最上层作为信号层,依次往下是介质材料、第二层铜层、介质材料,以及第三层铜层,此时可以在第二层中设计缺陷地结构。如需设计滤波器,则可以将第二层中设计所需的尺寸,使形成在所需的频率或频率带下的抑制凹陷而达到滤波器的所需频率响应。对于仅有两个导电层(即滤波结构电路和接地层)的电路,接地层中的缺陷可能是电磁辐射的潜在来源。但是,对于多层电路,第三层可抑制缺陷地结构发出的辐射。此外,缺陷地结构周围密布的接地过孔有助于隔离三层中第二和第三铜层之间的任何电磁辐射。

缺陷地结构有助于提升多种射频/微波电路的性能,且即使应用于多层电路结构,也不会给电路制造商带来额外挑战。例如在一个三层电路结构实现的一种阶跃阻抗低通滤波器。[1]这种阶跃阻抗滤波器使用了窄导体来实现高阻抗,使用宽的导体来实现低阻抗(如图所示)。通过增加高低阻抗之间的阻抗差,可增强滤波器性能(例如阻带区)。然而,通常高阻抗值的实现受限于介质材料特性和制造工艺的蚀刻精度。

但是,在高阻抗区采用缺陷地结构可以大幅增加阻抗,同时能够避免电路制造商的较窄线路的蚀刻风险。阻抗的增加有助于将降低无用的谐波而改善滤波器的阻带响应。为便于说明,先以下图的一个两层低通滤波器进行说明,深橙色显示电路的顶层信号,浅橙色显示底层或接地层,接地层中的缺陷地结构以白色区域表示。如采用多层结构低通滤波器,则代表缺陷接地的白色区域位于第二层,再往下的第三层即作为滤波器的完整的接地层。

采用多层电路结构来优化射频性能的设计概念

这种缺陷地的设计灵活性也可用于毫米波频率的一些电路设计中。缺陷地结构的使用十分有益于毫米波雷达中常用的微带线串联供电贴片天线阵列。这种结构有助于调整阵列辐射贴片之间的相互耦合,减少无用的频率响应,并抑制旁瓣。通过缺陷地结构,在辐射贴片之间的馈线可使用更宽的导体,从而满足特定的阻抗需求。更宽的导体馈线有利于在贴片阵列天线的大批量制造过程中进一步提高生产良率。

在微带线贴片天线阵列中采用缺陷地结构的另一种方法是使用带状线导体为阵列的辐射贴片馈电。带状线是一种可达到最小的辐射损耗和高隔离度的高频低损耗传输线结构。通过电路板蚀刻出的开口,可将带状线馈电结构连接到位于带状线上方导体层的微带线辐射贴片。幸运的是,这种蚀刻的开口,可实现与辐射贴片的良好耦合而进行馈电,且可在毫米波频率下提供良好的天线性能。

使用不同的电路材料可以使小型化的多层电路具有优越的射频/微波性能。例如,耦合带状线可以通过4层电路结构来实现,其中最上层(第1层)和最底层(第4层)作为接地层,两个内层(第2层和第3层)作为耦合信号导体层。由于耦合强度会随着电路材料介电常数(Dk)的增加而增加,因此,如果在介电常数较高的电路材料上制造两个内导体层,则可达到较高的耦合系数和层间耦合。

需要注意的是,在带状线电路中使用不同的电路材料实现高频耦合必须仔细建模,因为材料的介电常数差异会导致不同的偶模和奇模相速度。当相速差较大时,一些不必要的响应也随之增加,从而可能影响电路性能。

使用介电常数有差异的电路材料有利于多层微带线边缘耦合结构。[2]例如,在包含三个铜层的多层板中,在第1、2层之间使用介电常数高的材料,在第2、3层之间使用介电常数低的材料。由此,在第2层中某些没有铜箔的区域,由介电常数不同的两种介质材料,将第1层和第3层上隔开。

由于存在偶模和奇模相速度差,因此微带线边缘耦合滤波器会产生非必要的谐振。这是因为耦合场会穿过有效介电常数不同的介质:在奇模下穿过空气和介质材料,但在偶模下仅穿过介质材料。通过控制高、低介电常数材料的厚度比,奇模耦合场仍将部分穿过空气,并且还将穿过介电常数较高的材料,但无法穿过介电常数较低的材料。通过优化高介电常数和低介电常数材料的厚度比,可以使两种模式下的相速度尽可能相等,从而减少无用谐波,同时改善滤波器阻带性能。

以上仅是采用多层印刷电路板结构来增强射频性能的众多应用中的示例。如需更详细地了解多层电路的优势,请联系当地的罗杰斯代表或访问我们的罗杰斯技术支持中心。

参考文献

[1] John Coonrod, “Multilayer PCB Technology Supports Microstrip DGS Without Radiation Loss,” Microwave Journal, Vol. 61, No. 2, February 2018

[2] John Coonrod, “Harmonic Suppression of Edge Coupled Filters Using Composite Substrates,” Microwave Journal, Vol. 55, No. 9, September 2012

主题阅读:罗杰斯  射频电路