意法半导体通过CMP提供130纳米H9A模拟CMOS制程

意法半导体(STMicroelectronics，ST)与CMP (Circuits Multi Projets)携手宣布将通过 CMP 向大学、研究实验室和设计公司提供意法半导体的 H9A CMOS 制程(130纳米微影技术节点)，该样品研发服务可提供大量模拟组件和数字组件。意法半导体正以代工服务的形式向第三方提供这项制程，适用于制造现有的模拟组件平台或超越摩尔应用领域的新研发设计，如能量采集、自主式智能型系统与家庭自动化整合系统。

基于双方合作取得的成功，CMP的服务计划增加了ST的 H9A (及其衍生技术 H9A_EH )制程。在此之前，意法半导体和CMP通过意法半导体的 Crolles 工厂为大学和设计公司提供新一代和上一代 CMOS 制程，包括28纳米 CMOS 、45纳米(2008年推出)、65纳米(2006年推出)、90纳米(2004年推出)和130纳米(2003年推出)。

CMP的客户还可使用意法半导体的28纳米 FD-SOI 、65纳米 SOI 和130纳米 SOI 制程以及130纳米 SiGe 制程。200余所大学和企业收到了意法半导体65纳米传统 CMOS 制程和 SOI CMOS 制程的设计规则和设计工具。自CMP于2011年开始提供意法半导体28纳米传统 CMOS 制程至今，100余所大学和微电子公司收到了设计规则和设计工具，超过30款集成电路(IC)并已进入量产。从CMP推出28纳米 FD-SOI 后，30余所大学和微电子公司已收到设计规则和设计工具。

CMP总监Bernard Courtois表示，“设计人员很希望使用这些制程设计IC，约300个项目采用已90纳米制程(2009年下市)，采用65纳米传统CMOS制程的项目已超过350个。此外，已有60余个项目采用65纳米SOI设计，在欧洲、美国、加拿大和亚洲，许多知名大专院校皆已从与意法半导体和CMP的合作中受益。”

通过CMP多项目晶圆服务，学术组织和设计公司可获得少量(从数十片到数千片)的先进IC。现在， H9A 设计规则和设计工具可供大学和微电子公司使用，首批申请目前仍在审核阶段。首批样品预计于2013年9月推出。

意法半导体将在下一代设计工具(DK)中提出超低功耗/超低静态电流组件(ULP/ULQC，Ultra Low Power/Ultra Low Quiescent Current)解决方案，因为这是采集低能量和延长使用寿命的自主式智能型系统的一项技术要求。作为全球最先进的200mm晶圆厂之一，ST Rousset工厂是卓越的低功耗与慢工作周期技术服务中心，吸引学术研究界委托创新设计研发和研究合作，近期还将提供更多的特色服务。新一代技术将与现有的设计工具和制程兼容，以保持代工服务的稳定度，让有兴趣的大学和设计公司得以实施中长期产品规划。

芯片扩散过程在ST法国Aix-en-Provence Rousset工厂完成。