Cadence发布Protium快速原型开发平台以扩展系统级低功耗验证方案

Cadence设计系统公司（Cadence Design Systems, Inc.）(NASDAQ：CDNS) 近日发布其新一代快速原型开发平台Cadence Protium ，对其系统开发套件进行扩展，增强了软件开发效率，以及在Cadence Palladium  XP II验证计算平台中对IEEE 1801低功耗标准的支持。这些对Cadence系统开发套件的扩展可使移动、消费、网络和存储领域的系统和半导体公司有效应对设计中面临的重大挑战，如早期的软件调试时间和功耗的降低。

Protium在构建时采用Xilinx Virtex -7 2000T FPGA，作为Cadence第二代软件开发FPGA原型开发平台，与市场同类竞争解决方案相比，将原型启动时间减少了70%，处理周期从数月缩短至数周，从而大大提高了工作效率。Protium与Palladium流程兼容，比第一代的容量增加了4倍，支持多达1亿门的设计，它采用全自动流程并具有实现用户主导性能优化的能力，能实现软件开发和吞吐量回归测试。Protium平台在整个流程中还提供自动存储编译、支持外部大容量存储以及RTL名称保留，从而最大程度地减少冗长、容易出错的手工FPGA启动步骤，进而加速了上市速度。

“这种在Palladium仿真和Protium快速原型开发上使用同一个启动流程的功能可使我们的设计团队在两个执行引擎之间无缝切换，从而缩短原型启动时间，与传统的基于FPGA原型开发方法相比，启动时间从数月减少到数周，”日立集团信息与通讯系统公司全球MONOZUKURI部门执行副总经理Hideya Sato说。“此外，我们希望将Protium快速原型开发平台的应用拓展至硬件/软件联合验证领域，以便提高整体开发生产率。”

“对软件和硬件验证的需求持续增长，不断推动基于FPGA的ASIC原型开发的应用，从仿真与原型开发发展到大规模生产应用，”Xilinx公司的A&D、ISM和TM&E市场副总裁ArunIyengar指出。“Cadence 通过使用Palladium 平台验证硬件，以及通过Protium原型验证平台支持软件开发，进一步缩短客户的产品上市时间，同时提高产品质量”

低功耗分析与验证是系统和系统芯片（SoC）sign-off标准的关键部分。针对这个问题，Cadence将Palladium XP II平台中的动态功耗分析拓展到了支持通用功耗格式（CPF）以外的领域，使验证和调试支持IEEE1801标准。Cadence系统开发套件可为使用Incisive 形式验证、仿真和Palladium平台范围内的任一功耗标准的工程师提供集成、一致的低功耗流程，采用通用功耗方案和度量标准，并集成了调试分析。

关于Cadence

Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、IP、设计服务，设计和验证用于消费电子、网络和通讯设备以及计算机系统中的尖端半导体器件。公司总部位于美国加州圣荷塞市，在世界各地均设有销售办事处、设计中心和研究机构，以服务于全球电子产业。